

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-008217

(43)Date of publication of application : 12.01.1996

(51)Int.Cl. H01L 21/304
H01L 21/324
H01L 29/78

(21)Application number : 07-136251

(71)Applicant : INTERNATL BUSINESS MACH
CORP <IBM>

(22)Date of filing : 02.06.1995

(72)Inventor : BARTUSH THOMAS A

(30)Priority


Priority number : 94 263969 Priority date : 22.06.1994 Priority country : US

(54) METHOD OF POLISHING UNEVEN SURFACE OF SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To enable the polish stop to improve the efficiency and cost effect at manufacturing of semiconductors by forming an uneven surface layer on an oxidized boron nitride polish stop layer and polishing the uneven surface layer to a depth reaching the stop layer.

CONSTITUTION: On a semiconductor substrate 10 an oxidized boron nitride polish stop layer 16' is provided and an uneven surface layer 22 to be selectively polished to the layer 16' is formed thereon and polished unto reaching the stop layer 16'. A gate structure 18 having a boron nitride layer at the top is e.g. formed the substrate 10 and oxidized to form an oxidized boron nitride layer 16', an insulation layer 22 is formed thereon through a nitride barrier film 20, and planarized, together with the barrier film 20 up to the top of the gate structure 18, using the chemical-mechanical polishing.



LEGAL STATUS

[Date of request for examination] 29.10.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3229166

[Date of registration] 07.09.2001

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-8217

(43) 公開日 平成8年(1996)1月12日

(51) Int. Cl. ⁴	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/304	3 2 1 M			
	Z			
21/324	Z			
29/78				
			H 0 1 L 29/ 78	3 0 1 G
			審査請求 未請求	請求項の数11 OL (全 7 頁)


(21) 出願番号	特願平7-136251	(71) 出願人	390009531 インターナショナル・ビジネス・マシーンズ・コーポレーション INTERNATIONAL BUSINESS MACHINES CORPORATION アメリカ合衆国10504、ニューヨーク州 アーモンク (番地なし)
(22) 出願日	平成7年(1995)6月2日	(72) 発明者	トーマス・アダム・バータッシュ アメリカ合衆国 ニューヨーク州 ワッピ ンガーズ フォールズ ハースストーン ドライブ 8
(31) 優先権主張番号	2 6 3 9 6 9	(74) 代理人	弁理士 合田 潔 (外2名)
(32) 優先日	1994年6月22日		
(33) 優先権主張国	米国 (US)		

(54) 【発明の名称】 半導体基板上の平坦でない表面を研磨する方法

(57) 【要約】

【目的】 半導体基板上の平坦でない表面層を研磨する方法を提供する。

【構成】 平坦でない表面層の研磨は、半導体基板10の上に酸化された窒化ホウ素研磨停止層16'を設け、酸化された窒化ホウ素研磨停止層16'の上に平坦でない表面層を形成し、酸化された窒化ホウ素研磨停止層16'を、平坦でない表面層に対し選択的に研磨し、酸化された窒化ホウ素研磨停止層16'に達するまで平坦でない表面層の研磨を続ける。



【特許請求の範囲】

【請求項1】 (a) 半導体基板を設ける工程と、

(b) 前記半導体基板上に酸化された窒化ホウ素研磨停止層を設ける工程と、

(c) 前記酸化された窒化ホウ素研磨停止層上に、該酸化された窒化ホウ素研磨停止層に対し、選択的に研磨される平坦でない表面層を形成する工程と、

(d) 前記酸化された窒化ホウ素研磨停止層に達するまで、前記平坦でない表面層を研磨する工程と、を含む半導体基板上の平坦でない表面層を研磨する方法。

【請求項2】 前記工程 (b) は、前記半導体上のシリコン含有層上に窒化ホウ素層を付着し、該窒化ホウ素層をアニーリングして、前記酸化された窒化ホウ素研磨停止層を形成することを含む、請求項1記載の研磨方法。

【請求項3】 前記シリコン含有層は、窒化シリコン層であることを特徴とする請求項2記載の研磨方法。

【請求項4】 前記窒化ホウ素層をアニーリングする工程は、急速熱酸化を含むことを特徴とする請求項2記載の研磨方法。

【請求項5】 前記急速熱酸化は、大気圧の下で、31/minの酸素のフローで、前記半導体基板を850ないし910°Cまで加熱し、約60秒の処理時間で遂行することを特徴とする請求項4記載の研磨方法。

【請求項6】 半導体基板を設ける工程と、前記半導体基板上に、上部に窒化ホウ素層を有するゲート構造を形成する工程と、前記窒化ホウ素層を酸化して、酸化された窒化ホウ素層を形成する工程と、前記酸化された窒化ホウ素層上に、該酸化された窒化ホウ素層に対し、選択的に研磨される平坦でない絶縁層を形成して、前記ゲート構造を他の構造から絶縁する工程と、前記酸化された窒化ホウ素層に達するまで、前記平坦でない絶縁層を研磨する工程と、を含む半導体デバイスのゲートを形成する方法。

【請求項7】 前記窒化ホウ素層は、窒化シリコン層上に付着されていることを特徴とする請求項6記載の半導体デバイスのゲートを形成する方法。

【請求項8】 前記ゲート構造は、側壁を有するポリシリコン層を備え、前記窒化ホウ素層の酸化工程時に、前記ポリシリコン層の前記側壁を酸化することを特徴とする請求項6記載の半導体デバイスのゲートを形成する方法。

【請求項9】 前記窒化ホウ素層を酸化する工程は、アニーリングを含むことを特徴とする請求項8記載の半導体デバイスのゲートを形成する方法。

【請求項10】 前記アニーリングの工程は、急速熱酸化を含むことを特徴とする請求項9記載の半導体デバイスのゲートを形成する方法。

【請求項11】 前記急速熱酸化は、大気圧の下で、3 m

1の酸素のフローで、前記半導体基板を850ないし910°Cまで加熱し、約60秒の処理時間で遂行することを特徴とする請求項10記載の半導体デバイスのゲートを形成する方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、一般に半導体製造方法、より詳しくは、化学的・機械的研磨を用いる半導体製造方法、特に、化学的・機械的研磨の研磨停止に関する。

【0002】

【従来の技術】半導体デバイスの製造時、導電物質と絶縁物質の連続層が堆積されると、層の表面形状に凹凸がしばしば生じる、すなわち、層のある表面領域がそれ以外の表面領域に対し盛り上がる。そのため、以後の処理のために、表面形状を平坦にすることが必要になってくる。化学的・機械的 (chem-mech) 研磨は、このような表面を平坦にする研磨方法の一つである。表面は、化学的・機械的研磨の際、研磨スラリの存在下で回転研磨パッドに接触される。表面の一部分は、研磨パッドの機械的作用とスラリの化学的作用とにより研磨除去される。

【0003】研磨する物質と領域が異なると、研磨速度がいちじるしく変化してしまうのが化学的・機械的研磨時に遭遇する問題点の一つである。したがって、下層に損傷を与えないようにするために上層を研磨しすぎないよう細心の注意を払わなければならない。

【0004】研磨選択性とは、ある物質の除去速度に対する他の物質の除去速度の比較である。研磨選択性は、物質の不本意な研磨を防ぐ目的で頻繁に利用される手法である。この点において、研磨停止層は、他の物質に比べ化学的・機械的研磨に耐えられる物質を有し、すなわち、研磨停止物質は他の物質に対して研磨選択性がある。したがって、化学的・機械的研磨を終了せねばならないことを示すために、研磨停止層を計画的に設けて、削りすぎによる下層への損傷を防ぐことができる。

【0005】特定の例として、現在ある種の半導体デバイスで用いるゲートを製造するために、ドーパされたポリシリコン導体、ポリシリコン導体上の珪化チタン・キャップ、および珪化チタン・キャップ上の絶縁キャップ酸化物膜によりゲート・スタックが構成される。反応性イオン・エッチングによりゲート形状は定められ、反応性イオン・エッチングを用いて形成されたゲートに隣接する空間は、ポリシリコンによって埋められる。ポリシリコンは導体であり絶縁体ではないが、このように空間をポリシリコンで埋め、ポリシリコン・マンドレルを形成する。ポリシリコンのマンドレルとしての使用は、ポリシリコンと酸化物との間の化学的・機械的研磨選択性を利用する。この点において、化学的・機械的研磨選択性は、酸化物ゲート・キャップで「ハード」停止が実現

されるように、酸化物ゲート・キャップに達するまでポリシリコン・マンドレルが研磨されることを可能にする。次に、ポリシリコン・キャップ拡張部を堆積して、ポリシリコンにコンタクト・ホールをエッチングし、コンタクト・ホールをタングステンなどのコンタクト・スタッドの形成に適した物質で埋める。続いて、化学的・機械的研磨により構造の平坦化を行う。酸化物上のポリシリコンの化学的・機械的研磨ハード停止は、ウェハについて化学的・機械的研磨公差を小さくすることを可能にするので、各コンタクト・スタッドの高さを均一にすることができる。ポリシリコン・マンドレルは、タングステン・スタッドの形成後除去しなければならず、リンケイ酸ガラス（PSG）酸化物などの適切な絶縁物で置換する。しかし残念なことには、ポリシリコン・マンドレルを除去し、PSG酸化物で再度埋め、再平坦化するのに必要とされる追加の処理は、時間がかかり、非効率的で、コストがかかる。

【0006】さらに、反応性イオン・エッチング工程時に、すべてのポリシリコンを完全に除去することは、非常に困難である。特に、ゲート上の凹角スロープとタングステン・スタッドの下部領域とからすべてのポリシリコンを除去することは、ほとんど不可能であることがわかっていて、ポリシリコンの除去が完全でないと、しばしば好ましくないコンタクト間短絡またはリークを引き起こす。

【0007】このような理由から、半導体製造時において改良された効率とコスト効果の向上をもたらす研磨停止の必要性が存在するわけである。

【0008】

【発明が解決しようとする課題】本発明の目的は、半導体基板上の平坦でない表面層を研磨する効率のよい方法を提供することである。

【0009】本発明のもう1つの目的は、追加の処理を必要としない、最終構造に対して好ましくない問題を生じさせない研磨停止層を提供することである。

【0010】

【課題を解決するための手段】この発明は、半導体基板上の平坦でない表面層の研磨方法に関する。この方法によれば、半導体基板上に酸化された窒化ホウ素研磨停止層を設け、酸化された窒化ホウ素研磨停止層上に平坦でない表面層を形成し、酸化された窒化ホウ素研磨停止層を、平坦でない表面層に対し選択的に研磨し、酸化された窒化ホウ素停止層に達するまで平坦でない表面層を研磨する。

【0011】

【実施例】まず図1を参照しながら説明する。典型的なゲート・スタックを形成するには、通常の技術を用いて半導体基板10の上にポリシリコン層12を付着し、ポリシリコン層12の上に絶縁キャップ膜14を付着する。絶縁キャップ膜14は、たとえば、シリコンの窒化

物または酸化物を含んでいる。この発明によれば、ゲート・スタック上に、特に、窒化シリコンの絶縁キャップ14上に窒化ホウ素層16を付着する。窒化ホウ素層16の厚さは、約1000オングストロームである。

【0012】次に、通常のリソグラフィ法を用いてホトレジスト（図示されていない）に適切なパターンを形成し、窒化ホウ素層16を周知の反応性イオン・エッチング技術を用いて選択的に除去する。反応性イオン・エッチング技術による窒化ホウ素のエッチング速度は、窒化ケイ素（ Si_3N_4 ）とほぼ同じである。残りのゲート・スタック物質、特に、絶縁キャップ膜14とポリシリコン層12もまた通常の反応性イオン・エッチング技術により除去する。続いて、ホトレジストを除去すると、図2に示すゲート構造18が得られる。

【0013】デバイスを形成するには、次に、ゲート導体すなわちポリシリコン層12の側壁を電氣的に絶縁する必要がある。これは、急速熱酸化のような標準的なアニーリング処理を用いポリシリコン層12の側壁を酸化することにより行う。このようにして、酸化された側壁12'が形成される。急速熱酸化を行うためのプロセス・パラメータは、大気圧、31/minの酸素のフロー、ウェハ表面を50℃/秒の上昇限度で約850~910℃までに加熱し（たとえば、水晶ランプを用いて）、約60秒間保持し、さらに50℃/秒の下降温度で冷却されるような処理時間が含まれる。好適なこと

に、この発明によれば、ポリシリコン層12の側壁が酸化されるだけでなく、急速熱酸化処理は窒化ホウ素層16も酸化し、酸化された窒化ホウ素層16'を形成する。酸化された窒化ホウ素層16'の組成と特性は、後にさらに詳述する。

【0014】図3に示すように、ゲート構造18を保護するには、たとえば窒化物を含む障壁膜20を、ゲート構造18上と、ゲート構造18に隣接する基板10上とに付着する。ここで、用語「保護」は、この例では窒化物を含む移動イオン障壁を設けることを意味する。

【0015】次に、図4を参照しながら説明する。基板10上の別の構造またはデバイスからゲート構造18を絶縁し電氣的に分離するには、ゲート構造18に隣接する領域が部分、すなわち基板10上のゲート構造18と他の構造または、デバイスとの間を絶縁層22で埋める。このような絶縁層22は、酸化物、代表的にはリンケイ酸ガラスである。絶縁層22の付着は基板10上のゲート構造18と他の構造の間のボイドを埋めるが、しかし、付着した層表面は明らかに平坦ではない。

【0016】図5に示すように、絶縁層22と障壁膜20は、化学的・機械的研磨を用いてゲート構造18の上部にまで平坦化される。好適なことには、酸化された窒化ホウ素層16'は他の膜と層、とりわけ、窒化物障壁膜20と絶縁層22に対して優れた研磨選択性を与える。酸化された窒化ホウ素層16'の高い研磨選択性によつ

て、酸化された窒化ホウ素層16'は、化学的・機械的研磨に対して、きわめて効果的な研磨停止として機能し、化学的・機械的研磨処理をゲート構造18の上部で「ハード停止」ができる。さらに、ゲート構造18に損傷を与えることなく、化学的・機械的研磨の結果生じた不均一性を除去するために、過研磨を行うことができる。そのため、結果として得られる膜の厚さは、主にゲート・スタック膜の付着の公差の関数である。このような公差は、代表的には約±10%以下である。

【0017】図6に示すように、平坦化に続き必要に応じて、マンドレル拡張酸化物層24の標準的な付着のような処理を続行できる。普通のコンタクト・ホール穿孔と、基板10上の各種デバイスを接続する多層配線(wiring levels)を続いて行うことができる。

【0018】オージェ分析で示され以下で説明するように、酸化された窒化ホウ素層16'に関して、この層16'にはほとんどホウ素が含まれていない。もとの窒化ホウ素層16のホウ素は、急速熱酸化処理時に酸素と反応してホウ酸を形成すると理論は教えている。ホウ酸は、急速熱酸化処理が実施される圧力と温度、特に、大気圧に近い圧力と約850°Cの温度では、揮発性であるので、ホウ酸は蒸気になるか発散してしまう。

【0019】好適なことに、窒化ホウ素の酸化により得られる物質は、ホウ素をほとんど含まないか、あるいはホウ素が存在しないが、このような酸化された窒化ホウ素物質は、もとの窒化ホウ素の研磨停止特性を保持しており、したがって、上述したように、機能的・化学的研磨時において、酸化された窒化ホウ素層16'は、研磨停止層として効果的に機能することがわかっている。酸化された窒化ホウ素物質は、ホウ素をほとんど含んでおらず典型的な半導体処理と完全に互換性を有する。この点から、窒化ホウ素に含まれるホウ素は、続くカプセル封止とアニーリング時に窒化ホウ素へ他の膜が付着するなどの予測しがたい問題を引き起こすので、研磨後、ホウ素をゲート構造上に残留させてはならない。窒化ホウ素と異なり酸化された窒化ホウ素物質は、最終構造の一部として残すことができる。

【0020】窒化ホウ素のオージェ分析を行って、酸化された窒化ホウ素物質で行ったオージェ分析結果と比較する。オージェ分析は、オージェ電子と呼ばれる電子が放射されて、内側の電子殻に空孔を含む原子の非放射緩和により、物質の組成を決定することを可能にする。オージェ分析の一般的な説明は、たとえば、Dow Chemical社分析研究所のC. E. Van Hallが1985年に刊行した、『分析化学の最新方法(Modern Methodes of Analytical Chemistry)』「オージェ電子分光/走査形オージェ電子マイクロアナリシス(Auger Electron Spectroscopy/Scan

ning Auger Microanalysis)」（ページ41-43）を参照されたい。オージェ分析を実行するパラメータには、13nAのビーム電流と10KeVのビーム電圧とが含まれる。窒化ホウ素のオージェ分析結果は、図7に示してある。図に示すように、それぞれのスパイクはある種の物質の存在を示している。この結果から、窒化ホウ素は、ホウ素、炭素、窒素、および酸素を含んでいることが判明した。参照番号26で示すスパイクは、予想通り、明らかに窒化ホウ素中に大量のホウ素が存在することを示している。炭素は表面混入物であり、酸素は表面吸着したものである。図8のスペクトルは酸化された窒化ホウ素物質のオージェ分析結果である。この図から酸化された窒化ホウ素中には検出可能な量のホウ素は見つからず、したがって、酸化された窒化ホウ素にホウ素はほとんど存在しないことが明らかになった。酸化された窒化ホウ素中に存在することがわかった検出可能な元素は、ケイ素、炭素、窒素、および酸素である。酸化された窒化ホウ素から検出された炭素は、表面混入物であり、次の処理の際に、あるいは最終構造において、重要な意味を持たないことが確認された。酸化された窒化ホウ素から検出されたケイ素は、酸化された窒化ホウ素物質16'の下側の絶縁キャップ膜14に含まれるシリコンの窒化物または酸化物によるものであると考えられる。

【0021】次に、デバイスの深部にホウ素が浸入しているかどうか調べるために、酸化された窒化ホウ素物質16'を通して下側構造にスパッタリングを続けた。図9に示すように、下側構造のオージェ分析の結果は、酸素、窒素、およびケイ素は存在するが、検出可能な量のホウ素は存在しないことを示している。それゆえ、デバイスの深部へ確かにホウ素が浸入していないことが結論づけられた。

【0022】この発明を、半導体デバイスのゲートの製造を例にとりて説明したが、この発明は他の構造の製造にも適用可能であることはいうまでもない。この点に関し、当業者には、平坦研磨時に研磨停止を必要とする他の構造の製造に関しても適用可能であることは容易にわかるはずである。他の例には、化学的・機械的研磨を用いて、電極作用単結晶の領域を有する浅いトレンチの絶縁酸化物を平坦化するとき、作用領域平坦化における研磨停止として使用することが含まれる。これに関し、作用領域形状をエッチングする前に、単結晶上部に酸化された窒化ホウ素を形成することにより、酸化された窒化ホウ素と酸化物との間の化学的・機械的研磨選択性を好適に用いることができる。さらに、酸化された窒化ホウ素の化学的・機械的研磨選択性は、トレンチの平坦化にも有効である。

【0023】まとめとして、本発明の構成に関し以下の事項を開示する。

(1) (a) 半導体基板を設ける工程と、(b) 前記半

導体基板上に酸化された窒化ホウ素研磨停止層を設ける工程と、(c)前記酸化された窒化ホウ素研磨停止層上に、該酸化された窒化ホウ素停止層に対し、選択的に研磨される平坦でない表面層を形成する工程と、(d)前記酸化された窒化ホウ素研磨停止層に達するまで、前記平坦でない表面層を研磨する工程と、を含む半導体基板上の平坦でない表面層を研磨する方法。

(2)前記工程(b)は、前記半導体上のシリコン含有層上に窒化ホウ素層を付着し、該窒化ホウ素層をアニーリングして、前記酸化された窒化ホウ素研磨停止層を形成することを含む、上記(1)に記載の研磨方法。

(3)前記シリコン含有層は、窒化シリコン層であることを特徴とする上記(2)に記載の研磨方法。

(4)前記窒化ホウ素層をアニーリングする工程は、急速熱酸化を含むことを特徴とする上記(2)に記載の研磨方法。

(5)前記急速熱酸化は、大気圧の下で、3 l/minの酸素のフローで、前記半導体基板を約850ないし910°Cまで加熱し、約60秒の処理時間で遂行することとを特徴とする上記(4)に記載の研磨方法。

(6)半導体基板を設ける工程と、前記半導体基板の上に、上部に窒化ホウ素層を有するゲート構造を形成する工程と、前記窒化ホウ素層を酸化して、酸化された窒化ホウ素層を形成する工程と、前記酸化された窒化ホウ素層上に、該酸化された窒化ホウ素層に対し、選択的に研磨される平坦でない絶縁層を形成して、前記ゲート構造を他の構造から絶縁する工程と、前記酸化された窒化ホウ素層に達するまで、前記平坦でない絶縁層を研磨する工程と、を含む半導体デバイスのゲートを形成する方法。

(7)前記窒化ホウ素層は、窒化シリコン層上に付着されていることを特徴とする上記(6)に記載の半導体デバイスのゲートを形成する方法。

(8)前記ゲート構造は、側壁を有するポリシリコン層を備え、前記窒化ホウ素層の酸化工程時に、前記ポリシリコン層の前記側壁を酸化することを特徴とする上記

(6)に記載の半導体デバイスのゲートを形成する方法。

(9)前記窒化ホウ素層を酸化する工程は、アニーリングを含むことを特徴とする上記(8)に記載の半導体デバイスのゲートを形成する方法。

(10)前記アニーリングの工程は、急速熱酸化を含むことを特徴とする上記(9)に記載の半導体デバイスのゲートを形成する方法。

(11)前記急速熱酸化は、大気圧の下で、3 mlの酸素のフローで、前記半導体基板を約850ないし910°Cまで加熱し、約60秒の処理時間で遂行することとを特徴とする上記(10)に記載の半導体デバイスのゲートを形成する方法。

【0024】

【発明の効果】本発明に従って、酸化された窒化ホウ素研磨停止層を用いることで、半導体基板上の平坦でない表面層を効率よく研磨することができた。

10 【図面の簡単な説明】

【図1】半導体基板上にポリシリコン層、絶縁キャップ膜、窒化ホウ素層の順に付着させたゲート構造製造工程を示す図である。

【図2】図1で形成した構造を反応性イオン・エッチングにより除去したゲート構造製造工程を示す図である。

【図3】アニーリング処理によりポリシリコン層の両側に側壁を設け、窒化ホウ素層を酸化して酸化された窒化ホウ素を形成し、ゲート構造全体を窒化物障壁膜で囲んだゲート構造製造工程を示す図である。

20 【図4】図3で形成した構造を絶縁層で埋め電氣的に絶縁したゲート構造製造工程を示す図である。

【図5】化学的・機械的研磨を用いて、絶縁層と窒化物障壁膜を酸化された窒化ホウ素層に達するまで研磨し平坦化したゲート構造製造工程を示す図である。

【図6】図5で形成した構造の上にマンドレル拡張酸化物層を堆積させたゲート構造製造工程を示す図である。

【図7】窒化ホウ素のオージェ分析結果を示す図である。

30 【図8】この発明により生成された酸化された窒化ホウ素のオージェ分析結果を示す図である。

【図9】この発明により製造された酸化された窒化ホウ素層下のゲート構造下部のオージェ分析結果を示す図である。

【符号の説明】

10 半導体基板

12 ポリシリコン層

12' ポリシリコン層酸化側壁

14 絶縁キャップ膜

16 窒化ホウ素層

40 16' 酸化された窒化ホウ素層(研磨停止層)


18 ゲート構造

20 窒化物障壁膜


22 絶縁層

24 マンドレル拡張酸化物層


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【図9】

